对静态随机存取存储器中的位线进行预充电的设备和方法
2019-11-22

对静态随机存取存储器中的位线进行预充电的设备和方法

本文所揭示的实施例包含用于在数据存取之前对静态随机存取存储器SRAM中的位线进行预充电以减少泄漏功率的方法和设备。存储器存取逻辑电路在所述SRAM的SRAM数据阵列的第一数据存取路径中接收包括待存取数据条目地址的存储器存取请求。所述SRAM还包含预充电电路,其提供于在所述第一数据存取路径外部的第二数据存取路径中。所述预充电电路经配置以作为所述存储器存取请求的部分启用所述SRAM数据阵列的预充电以避免在空闲周期期间对所述SRAM数据阵列中的位线进行预充电从而减少泄漏功率。所述预充电电路可在数据存取之前启用所述SRAM数据阵列的预充电以使得所述预充电电路不对所述第一数据存取路径增加等待时间。

图6是说明用于在针对存储器存取请求存取SRAM数据阵列中的数据条目之前对图5中的SRAM高速缓冲存储器中的SRAM数据阵列中的位线进行预充电的示范性过程的流程图;

继续参考图2,泄漏功率可在不在存取的SRAM数据子阵列50(0)到5(KN)的位线26和位线补线28在逻辑高或逻辑低状态中预充电的存储器空闲周期期间发生。所述预充电电路66经配置以作为存储器存取请求48的部分启用SRAM数据阵列42的预充电以避免在空闲周期期间对SRAM数据阵列46中的位线26、28进行预充电从而减少泄漏功率。但通过还在第一数据存取路径52外部的第二数据存取路径54中提供预充电电路66,所述预充电电路66可在数据存取之前启用SRAM数据阵列42的预充电以使得预充电电路66不对第一数据存取路径52增加等待时间。

继续参考图5,预充电启用70向SRAM数据阵列46指示预充电索引68已提供到SRAM数据阵列站。在第一数据存取路径52’中存取数据条目44之前,产生的预充电索引68和预充电输出7〇在第二数据存取路径54’中由SRAM数据阵列46接收。在接收到预充电启用70之后,SRAM数据阵列46可独立于在第一数据存取路径52’中的存储器存取请求48的处理而继续进行由预充电索引68指示的SRAM数据子阵列50⑼到50⑽的预充电。另外,作为一实例,产生的预充电索引68可仅需要包括所有索引位的一部分以继续进行SRAM数据子阵列5(K〇)到50(N)的预充电。作为非限制性实例,SRAM数据子阵列50⑼到50⑽的预充电可涉及仅对含有正存取的数据条目44的SRAM数据子阵列5(K〇)到5(KN)的图1的位线26和位线补线28进行预充电。不在存取的SRAM数据子阵列50(0)-5(KN)的位线26和位线补线28可置于或可保持于浮动状态,因此减少泄漏功率。

Description

对静态随机存取存储器中的位线进行预充电的设备和方法

背景技术

还应注意,描述本文中的示范性实施例中的任一者中描述的操作步骤是为了提供实例及论述。可以用除了所说明的序列之外的大量不同序列执行所描述的操作。另外,在单个操作步骤中描述的操作实际上可以在数个不同步骤中执行。另外,示范性实施例中论述的一个或多个操作步骤可以组合。应理解,如所属领域的技术人员将容易显而易见,流程图中所说明的操作步骤可以经受众多不同修改。所属领域的技术人员还将了解,可使用多种不同技术和技法中的任一者来表示信息和信号。举例来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表不贯穿以上描述可能参考的数据、指令、命令、信息、信号、位、符号和码片。

继续参考图4,SRAM42是同步电路;因此,将时钟信号90提供到SRAM42以控制控制存储器存取请求48的电路的定时。如先前论述,预充电电路66如图4中所示产生预充电启用70。在图2中的预充电电路66产生预充电索引68之后,预充电启用70由预充电电路66断言,指示预充电索引68己由预充电电路66提供到SRAM数据阵列46ARAM数据阵列46对位线预充电信号38的断言是基于在预充电电路66对预充电启用70的断言之后时钟信号90的上升边缘或转变(下文称为“上升边缘”)。如图4中所说明,阵列启用62不是由存储器存取逻辑电路56基于预充电启用70产生。而是,阵列启用62是由存储器存取逻辑电路56基于图2中的存储器存取逻辑电路56产生数据索引60而断言。在存储器存取逻辑电路56产生数据索引60之后,阵列启用62由存储器存取逻辑电路56断言,指示数据索引60已由存储器存取逻辑电路56提供到SRAM数据阵列46。作为非限制性实例,SRAM数据阵列46对字线信号22的断言是基于在存储器存取逻辑电路56对阵列启用62的断言之后时钟信号90的上升边缘。SRAM数据阵列46对字线信号22的断言也可以基于时钟信号9〇的下降边缘或转变(下文称为“下降边缘”)。另外,在存储器存取逻辑电路56对阵列启用62的断言之后,预充电启用70由SRAM数据阵列46基于时钟信号90的上升边缘而解除断言。通过在第二数据存取路径54中对SRAM数据子阵列50进行预充电,未提供预充电电路66的额外等待时间作为用于存取SRAM数据子阵列50中的数据条目44的第一数据存取路径52的等待时间的部分。然而,应注意SRAM42应经设计以使得在预充电启用70已完成对SRAM数据子阵列5〇预充电之前阵列启用62未消耗。否贝!J,正存取的SRAM数据子阵列50在存取时可能不被预充电。